Actel推出IP开发平台 (IDP)—CoreConsole，可协助迅速地将基于FPGA的设计所用之组件组装起来，包括系统微处理器、可配置的微处理器子系统及互连总线，有助简化以FPGA为基础的系统级应用之建构。

    采用Actel的CoreMP7 进行系统级设计时，需要在微处理器内核周围引进一个支持子系统，包括中断控制器、内存控制器、定时器、串行接口、I/O端口和通电重设 (Power-on Reset，POR) 电路等。而利用CoreConsole可透过自动实现部件的组装，让用户在图形接口上完成子系统的功能装配，将开发时间从数日缩短到数分钟。

    在设计初期，CoreConsole是个总线中枢工具，能自动将IP内核连接到互连总线。该工具配有IP区块衔接管理器 (block stitcher)，能将IP区块 (包括用户IP) 轻松地衔接成为可进行合成和模拟的RTL，并可在Actel的Libero 整合设计环境 (IDE) 中使用。当IP与总线衔接后，CoreConsole便会产生一个系统互连测试台，可用来对FPGA构件中的设计连接进行验证和除错。此外，该工具还包含一个IP库，可提供存取至Actel 的CoreMP7、子系统组件及其它由Actel DirectCore系列授权的IP，以及CompanionCore伙伴的第三方IP。

    由于采用SPIRIT (Structure for Packaging, Integrating and Re-using IP within Tool-flows) 计划定义的方法，包含基于XML编码的基本结构，可让设计人员使用其SPIRIT标准兼容的内核，并保证不同厂商之间的IP能轻松转移。CoreConsole IDP 工具一年授权协议的价格为395美元，现已供货。

（来源：Actel）

关键词：